はじめに
2026年5月25日、上海で開催されたIEEE国際回路・システムシンポジウム（ISCAS 2026）において、ファーウェイ（Huawei）の半導体部門HiSilicon社長・何庭波（He Tingbo）氏が衝撃的な発表を行った。米国の制裁によってASMLの最先端EUV露光装置へのアクセスを断たれた中国が、独自の技術アプローチで2031年までに1.4nm相当のトランジスタ密度を実現するというロードマップを示したのだ。
中国SNS上では「ファーウェイ半導体分野の新たなブレークスルー」というハッシュタグがわずか数時間で4,000万回以上閲覧され、国内の半導体銘柄（SMICなど）の株価も即座に反応した。
背景：なぜEUVが使えないのか
半導体の微細化は長らくムーアの法則——「チップに搭載できるトランジスタ数は約2年で2倍になる」——に従ってきた。TSMCやIntelは、トランジスタを極限まで小さくするためにASMLのEUV（極端紫外線）リソグラフィ装置を使用している。
しかし米国は2019年以降、ASML製EUV装置の中国への輸出を厳しく制限。現在、中国国内で実証されている最先端の製造プロセスは7nm程度にとどまっており、TSMCが2028年に量産開始予定の1.4nm（14Å）とは大きな格差がある。
この現実を前に、ファーウェイは「別の道」を選んだ。
核心技術①：τスケーリング則（Tau Scaling Law）
何庭波氏が発表した新しい原理が「τスケーリング則」（He’s Lawとも呼ばれる）だ。
従来のムーアの法則が「トランジスタをいかに小さくするか」を尺度としていたのに対し、τスケーリング則は「信号がチップ内をいかに速く伝わるか（遅延時間τ）」を進化の指標とする。ギリシャ文字のτ（タウ）は時定数を意味し、トランジスタの物理的な縮小ではなく、システム全体の設計最適化によって性能向上を目指す考え方だ。
「半導体の進化において、一社だけで全ての答えを見つけることはできない。開放性と協業こそが進歩の鍵だ」——何庭波氏
この原理に基づき、ファーウェイはデバイス・回路・チップ・システムの各層で遅延を削減することで、EUV装置なしに性能を大幅に引き上げられると主張している。
核心技術②：LogicFolding（ロジックフォールディング）アーキテクチャ
τスケーリング則を実装する具体的な手法が「LogicFolding」だ。
これは2枚のチップを垂直に積層する3D実装技術の一種で、同じダイ面積内により多くのトランジスタを詰め込む。既存の3Dスタッキング技術を発展させたものだが、ファーウェイの主張によればこのアプローチにより：
- トランジスタ密度を53.5%向上（2D設計比）
- 238MTr/mm²（1平方ミリメートルあたり2億3,800万個）を達成
- これはIntelの18AプロセスやTSMCの3nmプロセスに理論上匹敵する水準
さらに今後の計画として、2031年までに1.4nm相当の密度を実現するとしている。ちなみにTSMCの1.4nm（A14）は2028年の量産開始が目標であり、ファーウェイのロードマップはその約3年遅れということになる。
Kirin 2026：最初の実装チップは2026年秋に登場
LogicFolding技術を最初に搭載するのがKirin 2026だ。このチップは2026年秋のフラッグシップ製品に採用される予定で、主な特徴は以下の通り：
| 項目 | 数値 |
|---|---|
| トランジスタ密度 | 238 MTr/mm² |
| 性能コアの改善率 | +41%（前世代比） |
| 2D比密度改善 | +53.5% |
| 比較対象 | TSMC 3nm / Intel 18A と同等 |
ファーウェイは過去6年間でこのアプローチを活用した381種類のチップを設計・量産しており、スマートフォンからAIコンピューティングまで幅広い分野に展開してきたとも述べている。
課題と懐疑論
業界では期待と同時に、いくつかの疑問点も指摘されている。
発熱問題への未言及：チップを積層すると発熱密度が高まる。ファーウェイは今回この冷却課題についてほとんど触れておらず、実用化に向けた技術的なハードルとして残っている。
EUVの状況：中国はASMLを去った元エンジニアの協力を得て、独自のEUV装置開発を進めているとの報道もある。このEUV装置が機能するのは2031年頃と見られており、ちょうどτスケーリング則の目標年と重なる。
密度と性能は別物：トランジスタ密度が1.4nm「相当」であることと、実際の動作性能・消費電力・歩留まりは別問題。工場プロセスノードの数値と設計アーキテクチャで達成する等価密度は厳密には異なる概念だという指摘もある。
半導体地政学の文脈で読む
今回の発表は、単なる技術ニュースではなく、中国の半導体自立戦略の重要な一手と読み解ける。
- 2023年：Kirin 9000sを搭載したMate 60の登場が世界を驚かせた
- 2025年：SMICが5nmクラスのチップを量産開始
- 2026年：τスケーリング則・LogicFoldingの発表、Kirin 2026登場予定
- 2031年：1.4nm相当のチップ設計を目標
米中の技術競争が激化する中、ファーウェイがEUVなしに世界最先端クラスに迫ろうとするこのアプローチは、「DeepSeekがAIにもたらしたチップ版の衝撃」として業界内外で注目されている。Nvidiaが「競合他社の急速な進化を認めた」とも報じられ、この発表が持つ地政学的含意は決して小さくない。
まとめ
ファーウェイの今回の発表を整理すると、次の3点に集約される：
- τスケーリング則——トランジスタ縮小ではなく信号遅延削減という新たな指標でムーアの法則を置き換える設計哲学
- LogicFolding——3D積層でEUVなしに2億3,800万/mm²を達成、Kirin 2026に搭載
- 2031年ロードマップ——1.4nm相当密度の高性能チップを実現し、TSMCとの差を3年差まで縮める計画
現時点では多くの技術的疑問が残るのも確かだが、2023年のMate 60で世界を驚かせた実績を持つファーウェイが本気でこの目標に取り組んでいることは間違いない。2031年に向けた半導体の地図が、今少しずつ書き換えられようとしている。
参考記事：
- AndroidHeadlines, “Huawei Just Announced a 1.4nm Chip Breakthrough — Without TSMC” (2026/05/25)
- Electronics Weekly, “Huawei looks to 1.4nm by 2031” (2026/05/25)
- SemiWiki, “Huawei plans 1.4-nm chips by 2031” (2026/05/25)
- Notebookcheck, “Huawei announces 1.4 nm chipmaking technology to compete with TSMC” (2026/05/26)
- EE News Europe, “Huawei 1.4 nm target leans on Tau Scaling Law” (2026/05/25)
- The Tech Marketer, “Huawei Chip Breakthrough 2026: Tau Law Rivals 1.4nm by 2031” (2026/05/25)
コメント