HBMやAI GPU向けの先進パッケージ競争でTSMCが注目を集める一方、台湾ファウンドリー大手UMC（聯華電子）は異なるアプローチで3D IC市場の開拓を進めています。OSAT世界最大手ASE（日月光半導体）との連携を軸に、成熟ノードへハイブリッドボンディングやWafer-to-Wafer（W2W）技術を組み合わせることで、Edge AIや産業IoT向けの高付加価値半導体を実現しようとしているのです。
UMCが狙うのは、NVIDIA向けAIサーバーやHBM市場ではありません。スマート工場、通信機器、車載システム、監視カメラなど、今後成長が期待されるエッジ分野です。最先端プロセス競争とは異なる土俵で、成熟ノードの価値を再定義する戦略が動き始めています。
本記事では、UMC×ASE連合による先進パッケージ戦略の全貌を解説します。55nm RFSOI1向け3D ICから、Edge AI向け積層技術、将来のChipletプラットフォーム構想までを整理しながら、TSMCとは異なるUMC独自の成長シナリオを読み解きます。
最先端への「後追い」ではない、成熟ノードの付加価値化戦略
UMCの売上の大部分を占めるのは、22/28nm、40nm、55nm、そしてRFSOIといったいわゆる「成熟ノード」と呼ばれるプロセス技術です。現在、これらの領域では中国ファウンドリーによる猛烈な追い上げとキャパシティ拡大が進んでおり、「ただ成熟ノードを製造するだけでは価格競争に巻き込まれ、差別化が極めて難しい」という大きな課題に直面しています。
そこでUMCが打ち出したブレイクスルーが、
「最先端微細化ノードに投資するのではなく、成熟ノードに3D実装（積層）技術を組み合わせることで、チップ単価と付加価値を劇的に高める」
という戦略です。巨大な設備投資を必要とする数ナノメートル単位の微細化競争（TSMC路線）とは一線を画し、中性能・低消費電力市場に向けて確実な需要を刈り取る方針へと舵を切っています。
強固な「UMC×ASE連合」──先進パッケージ能力の増強
UMCがこの3D IC戦略を具現化する上で、不可欠なパートナーがOSAT世界最大手であるASEです。両者は単なる取引先の枠を超え、先進パッケージング領域において事実上の強固なエコシステム（連合）を形成しています。
前工程から後工程へのシームレスな接続
3D ICの実現には、シリコンウェハを精密に接合する「ウェハ・ツー・ウェハ（W2W）」技術や、バンプ（電極）を介さずに銅と銅を直接接合する「ハイブリッドボンディング」が必要不可欠です。UMCが前工程（ウェハ製造およびハイブリッドボンディング初期層の形成）を担い、ASEが先進パッケージング（最終積層、封止、テスト）およびインターポーザー技術などを提供することで、川上から川下まで一気通貫したワンストップの3D実装ラインを構築しています。
【注目される能力増強の方向性】
- 生産能力（キャパシティ）の垂直立ち上げ： 急増するエッジAIや通信向け需要に対応するため、UMCの持つウェハ処理能力とASEの最先端OSAT拠点を連携させ、量産体制のタイム・ツー・マーケットを最適化。
- エコシステムによるオープンイノベーション： ファラデー・テクノロジー（Faraday）などの設計サービス、ケイデンス（Cadence）などのEDAツールベンダーも巻き込み、顧客が容易に成熟ノードを用いた3D ICを開発できるターンキー・プラットフォームを確立。
ターゲットは中性能市場：TSMCとの明確な棲み分け
王者TSMCとの戦略差を比較すると、UMCが狙う市場の独自性がより鮮明に浮かび上がります。
| 項目 | TSMC（ハイエンド路線） | UMC×ASE連合（ミドル・実利路線） |
|---|---|---|
| 主たる対象市場 | 超高性能AIサーバー、ハイパースケーラー | Edge AI、産業IoT、スマート工場、車載、通信機器 |
| 主要実装技術 | CoWoS、SoIC | W2W（Wafer-to-Wafer） ハイブリッドボンディング |
| 採用メモリ | HBM（超広帯域メモリ） | Specialty DRAM、低消費電力高帯域メモリ等 |
| 主要顧客層 | NVIDIA、AMD、Apple、Qualcommなど | 監視カメラ、産業機器メーカー、通信モジュールベンダー |
| 主要プロセス | 最先端（3nm、5nm、将来的には2nm） | 成熟ノード主軸（22nm 〜 55nm） |
UMCは、巨額の投資戦が繰り広げられているNVIDIA向けのHBM争奪戦には一切参入していません。その代わり、世界中に無数に点在するスマート工場、エッジ推論デバイス、監視カメラ、産業用IoTといった、「最先端の3nmプロセスほど高価なチップは必要ないが、従来の2D配置では面積や消費電力の制約をクリアできない」という中性能・高効率市場の需要を、ASEとのパッケージング技術によって確実に取り込もうとしています。
UMCが描くロードマップ：RFからEdge AI、そしてChipletプラットフォームへ
UMCの先進パッケージ・3D IC戦略は、以下の段階的なシナリオに沿って着実に進化しています。
- 第1段階：55nm RFSOI向け3D ICの量産化（確立済）
2024年5月、UMCは業界初となる55nm RFSOI（通信向けシリコン・オン・インシュレータ）対応の3D ICソリューションを発表。W2W接合とハイブリッドボンディングの採用により、RF性能を極限まで維持しつつ、チップ面積を45%以上削減することに成功しました。これにより、5G/6G化で部品点数が激増するスマートフォンの限られた実装スペースへの適合を達成しています。 - 第2段階：メモリ積層とエッジAI SoCへの展開（現在進行中）
パートナー（ASE、Faraday、Cadence等）と協調し、ロジックチップと外部メモリ（Specialty DRAM等）を垂直に積層したEdge AI向けSoCの開発を本格化。これによりデータ転送のボトルネックを解消し、超低消費電力でのエッジ推論を実現します。 - 第3段階・第4段階：Chipletプラットフォームと統合モジュール（今後の展望）
将来的には、異なるプロセスで製造されたチップをレゴブロックのように組み合わせる「チプレット（Chiplet）プラットフォーム」へと進化させ、最終的にはEdge AI向けに最適化された超小型の「統合システムモジュール」としての量産出荷を目指しています。
まとめ
「最先端のトップを走ることだけが半導体ビジネスの勝機ではない」──UMCの3D IC戦略は、まさにこの事実を証明しています。中国勢の猛追を受ける成熟ノードに、「ASEとの強力な後工程連携」という武器を持たせることで、高付加価値な先進パッケージへと昇華させる独自の試みは、今後のIoT・エッジAI時代における重要なスタンダードの1つとなるでしょう。
参考・関連記事
参考記事
- UMC公式：パートナー企業とW2W 3D ICプロジェクトを立ち上げ、エッジAI市場の成長を狙う（日本語版プレスリリース）
- UMC Introduces Industry’s First 3D IC Solution for RFSOI, Accelerating Innovations in the 5G Era
- DIGITIMES Asia：UMC launches 3D IC project in collaboration with partners
関連記事
- 台湾WinbondがローテクDRAM・2D NAND SLCを3DICで生き残りをかける──UMCと進めるW2W積層でエッジAI向け新戦略を模索中
- UMCが日本USJCで2D NAND量産へ｜キオクシア・Samsung撤退後の車載・産業向け供給空白を埋める台湾勢の戦略
- RFSOI（Radio Frequency Silicon-On-Insulator）：スマートフォンや通信機器の高周波（RF）回路向けに広く採用されるSOIプロセス技術。低ノイズ・低損失特性に優れる。 ↩︎
コメント