HBM比4倍の集積密度へ──14µm超薄型チップ積層技術がAI半導体を変える

AI半導体の性能向上を支えるHBM（High Bandwidth Memory）は、積層数を増やすほどチップの反りや破損という物理的な限界に直面している。こうした課題に対し、韓国・POSTECHの研究チームは、厚さ約14µm（髪の毛の約5分の1）の超薄型半導体チップを10層以上安定して積層し、量産HBM比で約4倍の集積密度を実現する新技術を発表した。
本記事では、研究成果の技術的な仕組みや検証結果を整理するとともに、HBMや次世代AI半導体への影響、実用化の可能性について一次情報をもとにわかりやすく解説する。

POSTECHが発表した内容の概要

POSTECHは2026年6月30日、金錫（キム・ソク）機械工学科教授、金祐賢（キム・ウヒョン）博士課程研究員、そして韓国生産技術研究院（KITECH）の琴虎賢（クム・ホヒョン）博士による研究チームが、極薄の半導体チップを安定して積層する新しい工程技術を開発したと発表した。

研究チームは、厚さ約14µm（マイクロメートル、1µmは1000分の1mm）という極薄の半導体チップを、低温・低圧の条件下で10層以上にわたり安定して積み重ねることに成功した。層を重ねてもチップ間の位置ずれは小さく抑えられ、反りも最小限にとどまったという。総厚みに対する積層数の割合を示す集積密度は、量産されているHBMのおよそ4倍に達したとしている。

開発の背景：HBMの積層はなぜ限界に近づいているのか

現在のAI半導体の性能を大きく左右しているのがHBMである。HBMは複数のメモリチップを積み重ねる構造を持ち、限られた高さの中にいかに多くのチップを安定して積めるかが性能向上のカギを握る。

ここで課題となるのが、チップの薄さと扱いにくさのトレードオフだ。積層数を増やすには一枚あたりのチップを薄くする必要があるが、髪の毛の太さよりも薄い数十µm以下のチップは、わずかな力でも反ったり割れたりしやすくなる。層数が増えるほど、この扱いにくさは深刻になっていく。

従来工程の課題

従来、極薄チップの積層は「チップを所定の位置へ移動・接着する工程」と「金属同士を電気的に接合する工程」を別々の工程として順番に行うのが一般的だった。工程が分かれている分、位置合わせのずれや、搬送中の破損リスクが積み重なりやすいという弱点があった。

技術のポイント：「転写プリンティング」と「リアルタイムボンディング」の統合

今回の技術の核心は、2つの工程を1つに統合した点にある。

この2つを統合することで、チップの「移動」「接着」「電気的接続」という3つの工程を一度に処理できるようになった。工程数が減ることで、位置ずれや破損のリスクを抑えながら積層できる点が特長である。

検証結果：14µm厚チップを10層以上安定積層、集積密度はHBM比4倍

研究チームはこの統合工程を用いて、厚さ約14µmの極薄シリコンチップを試作し、低温・低圧条件下で10層を超える積層を実現した。継続的に積層を重ねても層間の位置ずれは小さく抑えられ、反りも最小限にとどまったという。

チップの総厚みに対する積層層数の割合を示す「集積密度」は、量産中のHBMと比べておよそ4倍の水準に達した。同じ高さの中により多くのチップを積める、すなわちより高い性能を実現できる可能性を示す結果といえる。

今後の応用可能性：AI半導体・次世代メモリ、そしてディスプレイ製造へ

「高性能AI半導体や次世代メモリシステムを開発するための中核的な基盤技術になり得る」

― 金錫（キム・ソク）POSTECH機械工学科教授

「マイクロメートル単位の超精密な位置合わせ・接合技術は、次世代半導体だけでなくディスプレイ製造分野にも幅広く応用できる可能性がある」

― 琴虎賢（クム・ホヒョン）韓国生産技術研究院（KITECH）博士

今回の技術がそのまま量産のHBMに採用されるかどうかは今後の実用化・信頼性検証にかかっているが、「薄いチップほど扱いにくくなる」というHBM積層の根本課題に対して、工程統合という切り口から挑んだ点は注目に値する。なお、本研究は韓国研究財団（NRF）の「PIM人工知能半導体核心技術開発（デバイス）事業」および中堅研究者支援事業の支援を受けて行われた。

まとめ

参考記事

• POSTECH Develops Tech to Stack 10-Plus Ultrathin Chip Layers – Seoul Economic Daily
• “HBM 대비 밀도 4배” 포스텍, 10층 이상 적층 기술 개발 – 서울경제
• 포스텍, 초박형 반도체 칩 10층 이상 적층… 상용 HBM 대비 4배 높은 집적 밀도 구현 – 전자신문
• ‘HBM보다 집적도 4배’ 초박형 반도체 칩 적층 기술 개발 – 경향신문
• HBM보다 밀도 4배 높인 기술 개발…AI 반도체 성능 향상 기대 – Science Times

関連記事

• iHBMが挑む「熱の壁」——AIメモリの根本問題をパッケージ内部から解く
• AI時代のメモリ戦略2026：HBM4/HBM4E・4F²/3D DRAM・1,000層NANDが導く最新半導体再編動向