Google次世代TPUで、TSMC（台積電）の先進パッケージ技術「CoWoS」に代わり、Intel（インテル）の「EMIB-T」を採用する観測が浮上した。背景には、AI需要の拡大によるCoWoS供給不足や、Googleが進めるサプライチェーンの分散戦略があるとみられる。もし実現すれば、TSMCが優位を築いてきたAI半導体の先進パッケージ市場に新たな競争が生まれる可能性がある。本記事では、この観測の根拠や技術的な違い、Google・TSMC・Intel・MediaTek・Broadcom各社への影響を整理し、今後のAI半導体市場を展望する。
あわせて読みたい：関連記事
TSMCグループが台湾・台中サイエンスパークでCoWoS増強へ｜SPILも第5工場、AI半導体向け投資加速
Googleの次世代TPUに異変
「Humufish」がEMIB-Tを採用する観測
SemiAnalysisがSNS上で公表した最新レポートによれば、Googleが開発中の次世代TPU（開発コード「Humufish」）は、これまでTPUシリーズで標準的に使われてきたTSMC（台積電）のCoWoS先進パッケージングではなく、インテルの最新パッケージング技術「EMIB-T」を採用する見通しだという。
現在、TSMC（台積電）のCoWoSはNVIDIAやAMD、複数のクラウドサービスプロバイダー（CSP）向けAIチップの標準的なパッケージング手段となっており、Googleが同技術から距離を置く動きは業界に一定の驚きをもって受け止められている。
株式市場の反応
この観測報道を受け、株式市場ではTSMC（台積電）の普通株が下落する一方、インテル株も軟調に推移するなど、思惑先行の値動きが見られた。AIチップのサプライチェーンを構成する主要銘柄がいずれも神経質な反応を示した格好で、市場が両社の受注動向をいかに注視しているかがうかがえる。
TSMC（台積電）とインテル、公式にはノーコメント
両社の姿勢
この観測報道を受け、TSMC（台積電）は市場の噂や個別顧客の業務については論評しないとの姿勢を示した。インテル側も同様にコメントを控えている。
逼迫するCoWoS産能が生んだ隙
業界関係者の間では、TSMC（台積電）のCoWoS産能が供給不足の状態にあることが、インテルに付け入る隙を与えたとの見方が有力だ。特定のパッケージング技術に一極集中することのリスクが、大手顧客の間で改めて意識されつつある。
背景にある「セカンドソース」戦略とコスト効率の追求
リスク分散の狙い
大手クラウド事業者が単一の先進パッケージングサプライヤーへの依存から脱却し、AIチップ向けに複数の調達ルートを確保しようとする動きは今回が初めてではない。Googleにとっても、TSMC（台積電）一極集中のリスクを分散させると同時に、コストと生産効率の両面を最適化する狙いがあるとみられる。
量産実績の乏しさという不確定要素
ただし、インテルのEMIB-Tは量産実績がまだ乏しい新世代プロセスであり、歩留まりの立ち上げが遅れれば、GoogleのTPUパッケージングが再びTSMC（台積電）陣営に戻る可能性も残されている。
TSMC（台積電）のCoWoS技術体系を整理する
CoWoS-S・CoWoS-R・CoWoS-Lの違い
TSMC（台積電）のCoWoS技術には、用途に応じて複数のバリエーションが存在する。
- CoWoS-S：ウエハーレベルでのシステム統合技術で、大面積のシリコンインターポーザー上に高密度配線と深溝キャパシタを形成し、多様な機能チップを搭載できる。ただし対応可能な面積は最大でも露光マスクの3.3倍にとどまる。
- CoWoS-R：再配線層（RDL）インターポーザーを用いて、SoCと高帯域幅メモリー（HBM）間の異種統合を実現する方式。
- CoWoS-L：RDLベースのインターポーザーに局所シリコン相互接続（LSI）を組み込み、より大型のHPC（高性能computing）製品に対応できるのが特徴だ。
インテルEMIB／EMIB-Tの技術的特徴
一方のインテルのEMIB 2.5Dソリューションは、大面積のシリコンインターポーザーの代わりに小型のシリコンブリッジと多層配線を用いる方式で、HBM統合にも対応する。
インテルの公表資料によれば、今年中に露光マスク複合体の8〜10倍のサイズに対応可能となる見込みで、より低コストで高密度な演算能力を提供するとしている。さらに新型のEMIB-Tはシリコン貫通電極（TSV）技術を組み込み、他のパッケージング技術からの設計移行にも対応する点をアピールしている。
Google TPUのサプライチェーンと聯発科（MediaTek）の存在感
TPU v8「Zebrafish」「Sunfish」のデュアルトラック体制
Googleの自社設計ASICであるTPUをめぐっては、TSMC（台積電）のCoWoS産能配分の面でも存在感が急速に高まっている。市場筋によれば、TPU v8世代の「Zebrafish」と「Sunfish」はそれぞれ聯発科（MediaTek）とBroadcomが設計を担当するデュアルトラック体制を採っており、モルガン・スタンレーの調査ではGoogleが聯発科（MediaTek）とBroadcom経由でTSMC（台積電）のCoWoS-S産能をそれぞれ18万枚、36.5万枚予約しているとされる。これはNVIDIAに次ぐ規模で、GoogleはすでにTSMC（台積電）のCoWoS産能における第2位の顧客に浮上している計算だ。
改良版「Triggerfish」とデュアルサプライチェーン構想
さらに、次世代の「Humufish」をベースにAI推論性能を強化した改良版チップ「Triggerfish」も浮上しており、こちらは聯発科（MediaTek）が単独で新規受注を獲得し、2ナノメートルプロセスを採用する見通しという。このTriggerfishについては、TSMC（台積電）のCoWoS-Lとインテルのインテル EMIBを並行採用するデュアルサプライチェーン構想が指摘されており、今回報じられたEMIB-T採用の観測と符合する。
Meta・マイクロソフトも追随するASIC戦略
Google以外のCSPもASIC開発とCoWoS産能の確保を加速させている。Metaは自社開発の第2世代ASICアクセラレーター「MTIA v3」（開発コード「Iris」、Broadcom設計）向けに、TSMC（台積電）のCoWoS-L産能を今年の1.5万枚から来年は5.5万枚へと大幅に積み増す計画とされる。ASIC開発で出遅れていたマイクロソフトも、Marvell設計の「Maia 300」（開発コード「Clea」）向けに来年5万枚のCoWoS-L産能を消費する見通しだ。北米大手CSP4社の設備投資は今年、合計で過去最高の7,250億ドルに達しており、AI関連の資本支出は来年以降も1兆ドルを突破するとの予測も出ている。
先進パッケージングのボトルネック構造 ― TSMC（台積電）が握る市場の95%
米国内投資が埋められない先進パッケージングの欠落
先進パッケージングをめぐる需給逼迫は、単なる一企業の受注争奪戦にとどまらない構造的な問題でもある。ニューヨーク・タイムズの報道によれば、米国は長年にわたり巨額の投資を通じて自国内の半導体製造基盤を強化してきたものの、先進パッケージング分野に関してはTSMC（台積電）への依存がむしろ深まっているという。TSMC（台積電）は現在、世界の先進パッケージング市場の約95%を占めており、大型AIチップと複数のHBMモジュールを一体化する専用のCoWoS技術は、NVIDIAの新型「Rubin」プロセッサーにも採用されている。
アリゾナ工場の遅れと30%の産能不足
同報道はまた、TSMC（台積電）のアリゾナ州工場でCoWoSの導入が実現するのは早くても2028〜2029年になる見通しであり、それまでは現地で生産したチップもパッケージングのために台湾へ送り返す必要があると指摘する。アナリストの試算では、TSMC（台積電）のCoWoS産能は需要に対して依然として約30%不足しているとされ、TSMC（台積電）幹部も需要の増加が止まらないことへの懸念を語っている。米国内の半導体パッケージング産能は世界全体の3%程度にとどまっており、先進パッケージングは米国の半導体サプライチェーンにおいて最も埋めがたい欠落分野と位置づけられている。
インテル・応用材料・Amkorの動き
こうした状況の中、インテルはパッケージング顧客の獲得を積極化させているほか、応用材料（Applied Materials）はシリコンバレーに50億ドル規模の研究開発拠点を計画し、パッケージング専業のAmkorもアリゾナ州に最大70億ドル規模の新工場を建設中で、将来的にTSMC（台積電）のパッケージング業務の一部を肩代わりする可能性が指摘されている。
今後の焦点：歩留まりと量産スケジュール
インテルの実行力が試される
インテルのEMIB-Tが実際にGoogleの次世代TPU向け量産に採用されるかどうかは、同社の実行力にかかっている。新世代プロセスであるEMIB-Tの歩留まり向上と量産体制の確立がスケジュール通りに進むかが最大の焦点であり、遅延が生じればGoogleの発注が再びTSMC（台積電）へ回帰する可能性も排除できない。
TSMC（台積電）にとっての課題
一方でTSMC（台積電）にとっても、CoWoS産能の拡張ペースと主要顧客の分散リスクへの対応が、今後の先進パッケージング事業における競争力を左右することになりそうだ。
コメント